Китайский программатор ПЛИС Xilinx

Когда в прошлом обзоре писал про ПЛИС, понял, что мало кто с ними сталкивался, у всех возникает куча вопросов чем ПЛИС лучше ардуины и т.д. Ну и раз во всех новичковых обзорах ардуин моргают лампочкой, то в этом обзоре хотел бы рассказать про то, как и с помощью чего залить прошивку и показать как создать тестовую прошивку, дёргающую ногу со светодиодом.

Недавно мне приехала вторая отладка, но уже с более продвинутым кристаллом Xilinx Spartan 6 xc6slx9 (по сравнению с Spartan 3 из прошлого обзора). Для начала хотелось проверить её работоспособность, в простейшем случае моргнуть светодиодом.
Вообще большинство ПЛИС Xilinx хранят конфигурацию (прошивку) в энергозависимой памяти, которая туда попадает или из SPI-флешки подцепленной к определённым ножкам, либо программированием напрямую программатором через интерфейс JTAG (spi-флешку можно тоже записать по JTAG-у).
Вот тут-то и понадобится специальный программатор. Можно приобрести тут оригинальный Xilinx DLC10 за 23791 р. и китайский DLC9LP на Ali как обозреваемый или тут такой же за 3167 р. Но на Али вдвое дешевле…
Приехал он в немного помятой коробочке, в комплекте много разных переходников и шлейфов и DVD-R диск с каким-то софтом (наверное старый Xilinx ISE какой-нибудь прислали).


По размерам примерно соответствует оригинальному, только разъём перенесли в торец коробочки.
Собран на XC2C256 CoolRunner-II CPLD, в отличие от оригинального на Spartan 3 xc3s200a, отсутствует металлический экран, как у фирменного. Снизу на платах ничего нет, только дорожки и контактные площадки. (Больше не расскажу, как работает я не в курсе).



Далее подключаем usb к ПК, шлейф к ПЛИСине, когда установится драйвер загорится оранжевый светодиод, при подаче питания на ПЛИС загорается зелёный.

Теперь создаём в Xilinx ISE новый проект с настройками под нужную ПЛИС, например:

Добавим в него Verilog модуль следующего содержания:

module main(	input clk,
		output reg ld
    );

	reg [22:0] cntr;

	always@(posedge clk) begin
		cntr <= cntr+1;
		ld <= cntr[22] ;
	end

endmodule

Входом модуля является только тактовый сигнал clk с генератора 50 МГц, внутри объявлен регистр счётчика на 23 бита, который инкрементируется на 1 с каждым положительным фронтом тактового сигнала. Выход модуля — однобитный регистр ld, значение которого совпадает с последним битом счётчика (правда задержанное на один такт = 20нс).
Ну и ещё нужно указать синтезатору на каких ножках стоит генератор такта и светодиод, добавим файл Implementation constraints file:

NET "clk" LOC = "P55";
NET "ld" LOC = "P92";

Всё, теперь выбираем «Top module» наш файл main.v и жмём Generate programming file.
Теперь можно загрузить конфигурацию через приложение ISE iMPACT.
Светодиод мигает, программатор и отладочная плата работают.